1．电路结构
电路组成：两个与非门输入和输出交叉耦合（反馈延时）。如下图所示。
图1基本rs触发器逻辑电路和符号
（1）信号输入端：rd置0端（复位端）；sd置1端（置位端）。非号表示低电平有效，在逻辑符号中用小圆圈表示。
（2）输出端：q和q，在触发器处于稳定状态时，它们的输出状态相反。
2．逻辑功能
（1）当rd=0,sd=1时，触发器置0。输入 端称为置0端，也称复位端，低电平有效。
（2）当rd=1,sd=0，触发器置1。输入端 称为置1端，也称置位端，低电平有效。
（3）当rd=1,sd=1时，触发器保持原状态比不变。如果触发器原处于q=0， q=1的0状态，电路保持0状态不变；如果触发器原处于q=1， q=0的1状态，电路保持1状态不变。
（4）当rd=0,sd=0时，触发器状态不定，：输出 q=q=1这既不是1状态，也不是0状态。这会造成逻辑电路混乱。
在rd和sd同时由0变为1时，由于 g1和g2电气性能（延迟时间）上的差异，其输出状态无法预知，可能是0状态，也可能是1状态。
实际上，这种情况是不允许的。因此，基本的rs触发器有约束条件：
rd+rs=1
3．特性表
现态：是指触发器输入信号 (rd,sd端)变化前的状态，用q n表示
次态：是指触发器输入信号变化后的状态，用q n+1表示
特性表：触发器次态q n+1与输入信号和电路原有状态（现态）之间关系的真值表。
表1 与非门组成的基本rs触发器的特性表
rd,sd
qn
qn+1
说 明
0 0 0
0
1
×
×
触发器状态不定
1 0 1
0
1
0
0
触发器置0
0 1 0
0
1
1
1
触发器置1
1 1
1 1
0
1
0
1
触发器保持原状态不变