例如 用j-k触发器作为存储元件，设计一个“101”序列检测器。该电路有一个输入x和一个输出z，当随机输入信号中出现“101”序列时，输出一个1信号。典型输入、输出序列如下。
输入x：0 0 1 0 1 0 1 1 0 1 0 0
输出z：0 0 0 0 1 0 1 0 0 1 0 0
解 假定用moore型同步时序电路实现给定功能，设计过程如下。
① 作出原始状态图和状态表
设初始状态为a，根据题意可作出原始状态图如图1所示，原始状态表如表1所示。
图1
表1
现态
次态
输出
z
x=0
x=1
a
b
c
d
a
c
a
c
b
b
d
b
0
0
0
1
② 状态化简
根据化简法则可知，表5.3已是最小化状态表。
③ 状态编码
由于最小化状态表中共有4个状态，故需2位二进制代码表示，即电路中要有2个触发器。设状态变量为y2、y1，根据相邻法的编码原则，可令y2y1的4种取值00、01、10、11分别对应状态a、b、c、d，相应的二进制状态表如表2所示。
表2
现态
y2　 y1
次态
输出
z
x=0
x=1
00
01
10
11
0　 0
1　 0
0　 0
1　 0
0　 1
0　 1
1　 1
0　 1
0
0
0
1
④ 确定激励函数和输出函数
根据表2所示二进制状态表和j-k触发器的激励表，可列出激励函数和输出函数真值表如表3所示。
表3
输入
x
现态
y2　y1
次态
激励函数
j2　k2　j1　k1
输出
z
0
0
0
0
1
1
1
1
0　 0
0　 1
1　 0
1　 1
0　 0
0　 1
1　 0
1　 1
0　 0
1　 0
0　 0
1　 0
0　 1
0　 1
1　 1
0　 1
0　 d　 0　 d
1　 d　 1　 d
d　 1　 0　 d
d　 0　 d　 1
0　 d　 1　 d
0　 d　 d　 0
d　 0　 1　 d
d　 1　 d　 0
0
0
0
1
0
0
0
1
用卡诺图对表3中的激励函数和输出函数化简后，可得到其最简表达式如下：
⑤ 画逻辑电路图
根据输出函数和激励函数表达式，可画出“101”序列检测器的逻辑电路图如图2所示。
图2