时钟控制j-k触发器的逻辑电路和逻辑符号如图1（a）、（b）所示。在钟控r-s触发器的基础上增加了两条反馈线，将
交叉反馈到两个控制门的输入端，并把输入端s改为j，r改为k，便构成了j-k触发器。它利用触发器两个输出端信号始终互补的特点，有效地解决了在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。
图1
（1）工作原理
①在没有时钟脉冲作用（cp=0）时，无论输入端j和k怎样变化，控制门g3、g4的输出均为1，触发器保持原来状态不变。
②在时钟脉冲作用（cp=1）时，可分为4种情况。
●当j=0，k=0时，控制门g3、g4的输出均为1，触发器状态保持不变。
●当j=0，k=1时，若原来处于0状态，则控制门g3和g4输出均为1，触发器保持0状态不变；若原来处于1状态，则门g3输出为0，门g4输出为1，触发器状态置成0。即输入jk=01时，触发器次态一定为0状态。
●当j=1，k=0时，若原来处于0状态，则控制门g3输出为1，门g4输出为0，触发器状态置成1；若原来处于1状态，则门g3和g4输出均为1，触发器保持1状态不变。即输入jk=10时，触发器次态一定为1状态。
●当j=1，k=1时，若原来处于0状态，则门g3输出为1，门g4输出为0，触发器置成1状态；若原来处于1状态，则门g3输出为0，门g4输出为1，触发器置成0状态。即输入jk=11时，触发器的次态与现态相反。
（2）逻辑功能描述
①功能表
表1 功能表
j k
qn+1
功能说明
0　0
0　1
1　0
1　1
q
0
1
不变
置0
置1
翻转
②激励表
表2 激励表
q　qn+1
j　k
0　0
0　1
1　0
1　1
0　d
1　d
d　1
d　0
③次态方程
触发器的次态方程为：