dds函数信号发生器设计原理
更新时间：2017-02-01 12:42:10
本文列举了几种不同的dds函数信号发生器设计的方案，分析和总结每种方案设计原理和思路(函数信号发生器原理)，学习如何利用直接数字频率合成技术进行波形稳定并具有高精度的dds函数信号发生器设计。
dds原理简介
从本质上看，它是一个以恒定高频率运行的多位计数器。在溢出时，通过利用一个多位控制字来设置计数器步进的尺寸，允许计数器过零。计数器的高阶位用来寻址存储设备，该设备保持有生成的一个波形周期的数字记录。高频时钟每前进一单位，计数器便步进一次，存储器也将生成一个新的地址字，而新的波形数据值将会发送到dac。dac输出的是取样模拟波形，该波形经重构滤波器之后由发生器输出。全数字化结构便于集成，输出相位连续，频率，相位和幅度均可实现程控。
主要优点是输出信号的频率精度可以达到作为发生器参考信号使用的晶体控制振荡器的水平，可以生成非常高的频率精度，若拥有ram波形存储器，可以重现几乎任何波形，还具有具有相对带宽很宽，频率转换时间极短，频率分辨率高等优点。
dds函数信号发生器设计原理分析
(1)高精度dds函数信号发生器的研制
设计选用单片机at89c55作为控制核心，其与dds芯片ad9852之间采用并口通信方式。单片机p1口作为lcd液晶显示的数据总线，p0口用于ad9852地址总线和并口传输的数据总线，使用锁存器74als573实现p0口复用，74als573锁存输出的六位数值为ad9852内部寄存器的地址。p2和p3口作为控制口用于键盘芯片hd7279和ad9852的控制。
由于ad9852的内部没有低通滤波器，因此经过内部余弦dac输出的扫频信号不可避免地含有高频噪声，所以信号输出端口需外接低通滤波器抑制高频干扰。该设计采用七阶椭园函数滤波器。
软件设计主要分为菜单操作和频率控制值计算两部分。不同的按键代表着不同的数字和功能，除了正常的10个数字键0～9外，为了方便频率值输入，还设计了左右移动键、删除键、output确认输出键等功能键。相应的数值如频率、相位、幅度输入完成后按output输出键，即产生相应的信号输出。
(2)任意波形发生器设计
本系统采用fpga实现，单片机控制整个系统，产生任意波形。主要由微处理器控制模块、键盘与显示模块、dds通道的fpga实现模块、d/a转换模块以及滤波器模块组成。同时片外扩展了4 kb程序存储器sram和6 kb数据存储器rom，分别用于存储波形抽样数据和3种标准输出波形抽样数据。系统设计原理如图所示。
采用at89c5l单片机完成数据处理和控制其他电路工作。将键盘接收的数据通过特定算法转换成二进制码，再将处理后的控制字、波形参数和其他器件的控制信号发送出去。测量装置需要设置输出波形、频率、电压等参数，而且监控程序需要菜单驱动，因此需要设置键盘。键盘采用外接4×4软键盘，使用软件扫描方式获得按键信息。因为按键需要去抖动，因此采用软件编程方式实现，这样可以节省硬件资源，简化电路设计。
dds通道的fpga实现模块关键部分，主要由相位累加器、地址总线控制器、数据总线控制器与sram组成。其中，除了sram外，其余3个模块都由fpga实现。相位累加器实质上是一个带反馈的29位加法器，它把输出数据作为反馈数据和由微处理器送来的频率控制字连续相加，从而产生有规律的29位相位地址码。设计中采用流水线技术实现29位加法。当输入所需频率时，转换成频率控制字来驱动fpga工作，从而产生所需波形频率。整个模块设计过程使用fpga的开发软件实现并进行仿真。
(3)基于sopc技术dds函数信号发生器设计
系统采用sopc 设计方案，它由频率预置电路、波形选择、波形频率控制、累加器、存储波形数据的存储器和d/ a 转换电路、滤波电路组成。累加器模块由10 位加法器与10 位寄存器级联而成。波形存储器中放入正弦波、方波、三角波、锯齿波的数据。
系统开发包括硬件部分和软件部分，而硬件部分是由sopc开发工具搭建而成。sopc builder生成nios嵌入式处理器，nios嵌入式处理器开发工具允许用户配置多个cpu，在标准库中添加外围电路，也可以由用户自定义外设，综合处理自定义系统，这样使设计变得更加灵活。打开sopc builder后分别添加cpu，pio输入( 10个按键用作频率字的输入、1个按键用作确认、4个按键用作波形的选择) ，存储器( flash，sram和sdram) ，pio输出( 10位作为rom的地址、2位作为rom块的选择、7位为led段码、1位为led的选通端) 和定时器。所有组件添加完后的硬件架构图如图所示。