图1(a)是一个4位并行加法器的框图。a3a2a1a0和b3b2b1b0分别为被加数和加数，ci为由低位来的进位，f3f2f1f0为和数，co为向高位的进位。
图1 4位加法器
例1 试采用4位加法器实现1位余3码到1位8421bcd码的装化。
图2 例1的逻辑图
例2 试用4位加法器构成1位8421bcd码加法器。
图中的修正信号产生电路产生修正信号c。由加6修正原则，可得
c = co3 + cf>9，
co3 是4位加法器产生的进位信号，cf>9 表示和数大于9的情况，cf>9 的卡诺图如图3(a)所示，由此得
cf>9 = f3f2 + f3f1
从而 c = co3 + f3f2 + f3f1
图3(d)是1位的8321bcd码加法器的逻辑图。
图3 例2逻辑图导出过程
图4是用2个4位加法器模块构成8位加法器的逻辑图。
图4 8位加法器